PCB技术网

主页
分享互联网新闻

如何解决高频高速PCB设计中经常遇到的这些问题

更新时间:2020-01-11 19:55点击:

当前,高频、高速PCB设计已经成为了主流,每个PCB Layout工程师都应该熟练掌握。接下来,和大家分享硬件大牛们在高频高速PCB电路中的一些设计经验,希望对大家有所帮助。

 

1、如何避免高频干扰?

避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

 

2、在高速PCB设计原理图设计时,如何考虑阻抗匹配问题?

在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系,例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离、走线宽度、PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。

 

一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

 

3、在高速PCB设计时,设计者应该从那些方面去考虑EMC、EMI的规则呢?

一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。前者归属于频率较高的部分(>30MHz)后者则是较低频的部分。

 

另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射。还可以用分割地层的方式以控制高频噪声的范围。

 

最后,适当的选择PCB与外壳的接地点(chassis ground)。

 

4、如何选择PCB板材?

选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如,现在常用的FR-4材质,在几个GHz的频率时的介质损耗(dielectric loss)会对信号衰减有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

 

 

5、如何尽可能的达到EMC要求,又不致造成太大的成本压力?

PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外,通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。

 

  • 尽可能选用信号斜率(slew rate)较慢的器件,以降低信号所产生的高频成分。

  • 注意高频器件摆放的位置,不要太靠近对外的连接器。

  • 注意高速信号的阻抗匹配,走线层及其回流电流路径(return current path),以减少高频的反射与辐射。

  • 在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。

  • 对外的连接器附近的地可与地层做适当分割,并将连接器的地就近接到chassis ground。

  • 可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。

  • 电源层比地层内缩20H,H为电源层与地层之间的距离。

 
 
 
 
 
 
 

 

6、2G以上高频PCB设计、走线、排版,应重点注意哪些方面?

2G以上高频PCB属于射频电路设计,不在高速数字电路设计讨论范围内。而射频电路的布局(layout)和布线(routing)应该和原理图一起考虑的,因为布局布线都会造成分布效应。而且,射频电路设计一些无源器件是通过参数化定义,特殊形状铜箔实现,因此要求EDA工具能够提供参数化器件,能够编辑特殊形状铜箔。Mentor公司的boardstation中有专门的RF设计模块,能够满足这些要求。而且,一般射频设计要求有专门射频电路分析工具,业界最著名的是agilent的eesoft,和Mentor的工具有很好的接口。

 

7、添加测试点会不会影响高速信号的质量?

会不会影响信号质量要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(via or DIP pin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线,后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响,影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。

官方微信公众号